EF3 器件 IO 输入 1.0V 电平配置使用说明

1 术语/缩略词

TangDynasty®（以下简称为 TD） ：Tang Dynasty 上海安路软件集成开发环境

2 关于本手册

EF3 器件 IO 支持在 3.3V 或者 2.5V VCCIO BANK 输入 1.0V/1.8V 电平，本手册将介绍如何使用软件进行配置，并对 EF3 支持输入电平的配置模式进行测试验证。

3 硬件前置条件

1 EF3L90CG400 Demo 板

2 外置 Vref 参考电平输入（高电平为 1.0V 时参考电平为 0.5V）

限制说明：

1. 输入的参考电平只对该 bank 有效。

2. 任何一个 bank 都可以设置参考电平。

3. 可以同时设置两个参考电平。

4. Vref 电平不可超过 bank 电压的一半；激励信号应该大于等于 Vref 电平的两倍。

4 软件配置说明

软件版本：TD5.4.27467

打开 TD 软件，并双击 IO Constraint。

对参考电平 ref_voltage 选择好 bank 和 Location，然后在 IOStandard 里选择 VREF1_DRIVER 或者 VREF2_DRIVER（分别对应参考电平 1 和参考电平 2）。

对应输入的激励信号 test_signal，选择好 bank 和 Location，然后在 IOStandard 里选择 LVCMOS10V33、LVCMOS10V25 或 LVCMOS18V33（LVCMOS10V33 代表 1.0V 高电平，bank 电压为 3.3V）。

	Name	Direction	Bank	Location	IOStandard	DriveStrength	PullType	PreEmphasis	DiffrDyn	SlewRate	DiffResistor	PCIClamp	H
5	ref_voltage	input	bank3	V1	VREF1_DRIVE	NA	NONE	NA	NA	NA	NA	NA	NA
6	rst_n	input	bank1	L19	LVCMOS25(d...	NA	PULLUP	NA	NA	NA	NA	OFF	OFF
7	test_signal	input	bank3	V2	LVCMOS18V33	NA	NONE	NA	NA	NA	NA	NA	NA

图 1 软件配置参考电平和激励信号

点击保存即可。

举例说明，如果输入激励信号 1.0V 为高电平，0V 为低电平，bank 为 3.3V，那么应该选择 LVCMOS10V33。同时外部需要准备一个 0.5V 的 Vref 电平接到参考电平的引脚上。

需要注意的是，bank 里可以选很多 IO，需要根据实际开发板上的引脚来选择。

此外可以直接描述 ADC 文件来约束参考电平和激励信号。

```
set_pin_assignment  { ref_voltage } { LOCATION = V1; IOSTANDARD = VREF2_DRIVER; }
set_pin_assignment  { test_signal } { LOCATION = V2; IOSTANDARD = LVCMOS18V33; VREF = VREF2; }
```

图 2 ADC 配置参考电平和激励信号

5 功能验证

使用简单用例进行测试，ref=0.5V， bank3 的 VCCIO 为 3.3V，激励为 1.0V/0V 的 1Hz 方波信号，如果采集到激励信号为高，开发板上的小灯会点亮，否者灭掉。经过下板验证，小灯以 1Hz 的频率闪烁。

修改激励信号为 500mv/0V 的 1Hz 方波信号，小灯以 1Hz 的频率闪烁，亮度有所下降。

修改激励信号为 490mv/0V 的 1Hz 方波信号，小灯长灭。说明外置的 ref 电平有效。

版本信息

日期	版本	说明
2021/2/25	1.0	版本初始化

版权所有©2021 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。